硬件描述语言 Verilog HDL 基础
硬件描述语言（Hardware Description Language，HDL）类似于高级编程语言。它是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式、复杂数字逻辑系统的逻辑功能。
硬件描述语言的发展已有数十年历史，目前主流的硬件描述语言主要指VHDL及Verilog HDL。
硬件描述语言的用途包括：
数字系统设计：逻辑综合（Synthesis） 指从HDL描述的数字逻辑电路模型中导出电路基本元件列表以及元件之间的连接关系（常称为门级网表）的过程。产生门级原件及其连接关系的数据库，根据这个数据库可以制作出集成电路或印刷电路板PCB。
数字系统验证：逻辑仿真（Simulation） 指用计算机仿真软件对数字逻辑电路的结构和行为进行预测。仿真器对HDL描述进行解释，以文本形式或时序波形图形式给出电路的输出。可发现设计中存在的错误，及时修改。
开发平台包括： 专用综合软件、专用仿真软件（专业，常用于工作站；软件之间协作需要配置） 集成开发环境（集成了综合、仿真、下载等功能，易于入门）
Questions
什么是硬件描述语言？
什么是“综合”？什么是“仿真”？
硬件描述语言有哪些开发平台？